2 EXAMPLE PADA SUBCHAPTER 6.8
Contoh 6.13
Gambar 6.45 |
Tentukan tingkat VD dan VC untuk jaringan Gambar. 6.45.
Solusi
Dari pengalaman masa lalu kita sekarang menyadari bahwa VGS biasanya merupakan jumlah yang penting menentukan atau menulis persamaan ketika menganalisis jaringan JFET. Karena VGS adalah a tingkat di mana solusi langsung tidak jelas, mari kita mengalihkan perhatian kita ke konfigurasi transistor. Konfigurasi pembagi tegangan adalah salah satu tempat perkiraan teknik dapat diterapkan (βRE= (180 X 1,6 kΩ)= 288 kΩ > 10R2 240 kΩ), memungkinkan penentuan VB menggunakan aturan pembagi tegangan pada sirkuit input.
Pertanyaan tentang bagaimana menentukan VC tidak begitu jelas. Baik VCE dan VDS tidak diketahui jumlah yang mencegah kami membuat tautan antara VD dan VC atau dari VE ke VD. Pemeriksaan yang lebih hati-hati dari Gambar 6.45 mengungkapkan bahwa VC terkait dengan VB oleh VGS (dengan asumsi VRG 0 V). Karena kita tahu VB jika kita dapat menemukan VGS, VC bisa ditentukan dari
Pertanyaan kemudian muncul bagaimana menemukan tingkat VGSQ dari diam nilai ID. Keduanya terkait oleh persamaan Shockley:
dan VGSQ dapat ditemukan secara matematis dengan memecahkan VGSQ dan mengganti numerik nilai-nilai. Namun, mari kita beralih ke pendekatan grafis dan cukup bekerja di urutan terbalik digunakan pada bagian sebelumnya. Karakteristik transfer JFET pertama kali dibuat sketsa seperti yang ditunjukkan pada Gambar. 6.46. Tingkat IDQ kemudian ditetapkan secara horizontal baris seperti yang ditunjukkan pada gambar yang sama. VGSQ kemudian ditentukan dengan menjatuhkan garis turun dari titik operasi ke sumbu horizontal, menghasilkan
Tingkat VC:
Gambar 6.46 Menentukan Q-point untuk jaringan Fig. 6.45 |
Contoh 6.14
Gambar 6.47 |
Tentukan VD untuk jaringan Gambar 6.47.
Solusi
Dalam hal ini, tidak ada jalur yang jelas untuk menentukan level tegangan atau arus untuk konfigurasi transistor. Namun, beralih ke JFET yang bias sendiri, persamaan untuk VGS dapat diturunkan dan titik diam yang dihasilkan ditentukan menggunakan grafik teknik. Itu adalah,
menghasilkan garis bias diri yang muncul pada Gambar 6.48 yang membentuk diam menunjuk pada
Untuk transistor
Gambar 6.48 Menentukan Q-point untuk jaringan Fig. 6.47. |
Tidak ada komentar:
Posting Komentar